汇流排

汇流排（Bus）是计算机各种功能部件之间传送信息的公共通信干线，它是由导线组成的传输线束，按照计算机所传输的信息种类，计算机的汇流排可以划分为数据汇流排、地址汇流排和控制汇流排，分别用来传输数据、数据地址和控制信号。汇流排是一种内部结构，它是cpu、记忆体、输入、输出设备传递信息的公用通道，主机的各个部件通过汇流排相连线，外部设备通过相应的接口电路再与汇流排相连线，从而形成了计算机硬体系统。在计算机系统中，各个部件之间传送信息的公共通路叫汇流排，微型计算机是以汇流排结构来连线各个功能部件的。

基本介绍

中文名：汇流排
外文名：bus
类属：计算机术语
分类：数据汇流排、地址汇流排和控制汇流排

工作原理

如果说主机板（Mother Board）是一座城市，那幺汇流排就像是城市里的公共汽车（bus），能按照固定行车路线，传输来回不停运作的比特（bit）。这些线路在同一时间内都仅能负责传输一个比特。因此，必须同时採用多条线路才能传送更多数据，而汇流排可同时传输的数据数就称为宽度（width），以比特为单位，汇流排宽度愈大，传输性能就愈佳。汇流排的频宽（即单位时间内可以传输的总数据数）为：汇流排频宽 = 频率 x 宽度（Bytes/sec）。当汇流排空闲（其他器件都以高阻态形式连线在汇流排上）且一个器件要与目的器件通信时，发起通信的器件驱动汇流排，发出地址和数据。其他以高阻态形式连线在汇流排上的器件如果收到（或能够收到）与自己相符的地址信息后，即接收汇流排上的数据。传送器件完成通信，将汇流排让出（输出变为高阻态）。

汇流排特性

由于汇流排是连线各个部件的一组信号线。通过信号线上的信号表示信息，通过约定不同信号的先后次序即可约定操作如何实现。汇流排的特性如下

（1）物理特性：
物理特性又称为机械特性，指汇流排上部件在物理连线时表现出的一些特性，如插头与插座的几何尺寸、形状、引脚个数及排列顺序等。
（2）功能特性：
功能特性是指每一根信号线的功能，如地址汇流排用来表示地址码。数据汇流排用来表示传输的数据，控制汇流排表示汇流排上操作的命令、状态等。
（3）电气特性：
电气特性是指每一根信号线上的信号方向及表示信号有效的电平範围，通常，由主设备（如CPU）发出的信号称为输出信号（OUT），送入主设备的信号称为输入信号（IN）。通常数据信号和地址信号定义高电平为逻辑1、低电平为逻辑0，控制信号则没有俗成的约定，如WE表示低电平有效、Ready表示高电平有效。不同汇流排高电平、低电平的电平範围也无统一的规定，通常与TTL是相符的。
（4）时间特性：
时间特性又称为逻辑特性，指在汇流排操作过程中每一根信号线上信号什幺时候有效，通过这种信号有效的时序关係约定，确保了汇流排操作的正确进行。
为了提高计算机的可拓展性，以及部件及设备的通用性，除了片内汇流排外，各个部件或设备都採用标準化的形式连线到汇流排上，并按标準化的方式实现汇流排上的信息传输。而汇流排的这些标準化的连线形式及操作方式，统称为汇流排标準。如ISA、PCI、USB汇流排标準等，相应的，採用这些标準的汇流排为ISA汇流排、PCI汇流排、USB汇流排等。

汇流排分类

汇流排按功能和规範可分为五大类型:

数据汇流排（Data Bus）：在CPU与RAM之间来回传送需要处理或是需要储存的数据。
地址汇流排（Address Bus）：用来指定在RAM（Random Access Memory）之中储存的数据的地址。
控制汇流排（Control Bus）：将微处理器控制单元（Control Unit）的信号，传送到周边设备。
扩展汇流排（Expansion Bus）：外部设备和计算机主机进行数据通信的汇流排，例如ISA汇流排，PCI汇流排。
局部汇流排（Local Bus）：取代更高速数据传输的扩展汇流排。

其中的数据汇流排DB（Data Bus）、地址汇流排AB（Address Bus）和控制汇流排CB（Control Bus），也统称为系统汇流排，即通常意义上所说的汇流排。

有的系统中，数据汇流排和地址汇流排是复用的，即汇流排在某些时刻出现的信号表示数据而另一些时刻表示地址；而有的系统是分开的。51系列单片机的地址汇流排和数据汇流排是复用的，而一般PC中的汇流排则是分开的。

“数据汇流排DB”用于传送数据信息。数据汇流排是双向三态形式的汇流排，即他既可以把CPU的数据传送到存储器或I/O接口等其它部件，也可以将其它部件的数据传送到CPU。数据汇流排的位数是微型计算机的一个重要指标，通常与微处理的字长相一致。例如Intel 8086微处理器字长16位，其数据汇流排宽度也是16位。需要指出的是，数据的含义是广义的，它可以是真正的数据，也可以是指令代码或状态信息，有时甚至是一个控制信息，因此，在实际工作中，数据汇流排上传送的并不一定仅仅是真正意义上的数据。

常见的数据汇流排为ISA、EISA、VESA、PCI等。

“地址汇流排AB”是专门用来传送地址的，由于地址只能从CPU传向外部存储器或I/O连线埠，所以地址汇流排总是单向三态的，这与数据汇流排不同。地址汇流排的位数决定了CPU可直接定址的记忆体空间大小，比如8位微机的地址汇流排为16位，则其最大可定址空间为2^16=64KB，16位微型机（x位处理器指一个时钟周期内微处理器能处理的位数（1 、0）多少，即字长大小）的地址汇流排为20位，其可定址空间为2^20=1MB。一般来说，若地址汇流排为n位，则可定址空间为2^n位元组。

“控制汇流排CB”用来传送控制信号和时序信号。控制信号中，有的是微处理器送往存储器和I/O接口电路的，如读/写信号，片选信号、中断回响信号等；也有是其它部件反馈给CPU的，比如：中断申请信号、复位信号、汇流排请求信号、设备就绪信号等。因此，控制汇流排的传送方向由具体控制信号而定，(信息)一般是双向的，控制汇流排的位数要根据系统的实际控制需要而定。实际上控制汇流排的具体情况主要取决于CPU。

按照传输数据的方式划分，可以分为串列汇流排和并行汇流排。串列汇流排中，二进制数据逐位通过一根数据线传送到目的器件；并行汇流排的数据线通常超过2根。常见的串列汇流排有SPI、I2C、USB及RS232等。

按照时钟信号是否独立，可以分为同步汇流排和异步汇流排。同步汇流排的时钟信号独立于数据，而异步汇流排的时钟信号是从数据中提取出来的。SPI、I2C是同步串列汇流排，RS232採用异步串列汇流排。

内部汇流排

并发

CAMAC，用于仪表检测系统
工业标準架构汇流排（ISA）
扩展ISA（EISA）
Low Pin Count（LPC）
微通道（MCA）
MBus
多汇流排（Multibus），用于工业生产系统
NuBus，或称IEEE 1196
OPTi本地汇流排，用于早期Intel 80486主机板
外围部件互联汇流排（PCI）
S-100汇流排（S-100 bus），或称IEEE 696，用于Altair或类似微处理器
SBus或称IEEE 1496
VESA本地汇流排（VLB，VL-bus）
VERSAmodule Eurocard bus（VME汇流排）
STD汇流排（STD bus），用于八位或十六位微处理器系统
Unibus
Q-Bus
PC/104
PC/104 Plus
PC/104 Express
PCI-104
PCIe-104

串列

1-Wire
HyperTransport
I²C
串列PCI（PCIe）
串列外围接口汇流排（SPI汇流排）
火线i.Link（IEEE 1394）

外部汇流排

外部汇流排指缆线和连线器系统，用来传输I/O路径技术指定的数据和控制信号，另外还包括一个汇流排终结电阻或电路，这个终结电阻用来减弱电缆上的信号反射干扰。

并发

ATA：磁碟/磁带周边附属档案汇流排，也称 PATA、IDE、EIDE、ATAPI 等等。
(the original ATA is parallel, but see also the recentserial ATA)
HIPPI（HIgh Performance Parallel Interface）：高速平行接口。
IEEE-488：也称 GPIB（General-Purpose Instrumentation Bus）或 HPIB（Hewlett-Packard Instrumentation Bus）。
PC card：前身为知名的PCMCIA，常用于笔记本电脑和其它携带型设备，但自从引入USB以及嵌入式网路后，这个汇流排就慢慢不再使用了。
SCSI（Small Computer System Interface）：小型电脑系统接口，磁碟/磁带周边附属档案汇流排。

串列

USB Universal Serial Bus, 大量外部设备均採用此汇流排
Serial Attached SCSIand otherserial SCSIbuses
Serial ATA
Controller Area Network("CAN汇流排")
EIA-485
FireWire
Thunderbolt

计算机汇流排

计算机汇流排是一组能为多个部件分时共享的信息传送线，用来连线多个部件并为之提供信息交换通路。汇流排不仅是一组信号线，从广义上讲，汇流排是一组传送线路及相关的汇流排协定。

a.主机板的汇流排

在计算机科学技术中，人们常常以MHz表示的速度来描述汇流排频率。计算机汇流排的种类很多，前端汇流排的英文名字是Front Side Bus，通常用FSB表示，是将CPU连线到北桥晶片的汇流排。计算机的前端汇流排频率是由CPU和北桥晶片共同决定的。

b.硬碟的汇流排

一般有SCSI、ATA、SATA等几种。SATA是串列ATA的缩写，为什幺要使用串列ATA就要从PATA——并行ATA的缺点说起。我们知道ATA或者说普通IDE硬碟的数据线最初就是40根的排线，这40根线里面有数据线、时钟线、控制线、地线，其中32根数据线是并行传输的（一个时钟周期可以同时传输4个位元组的数据），因此对同步性的要求很高。这就是为什幺从PATA-66（就是常说的DMA66）接口开始必须使用80根的硬碟数据线，其实增加的这40根全是禁止用的地线，而且只在主机板一边接地（千万不要接反了，反了的话禁止作用大大降低），有了良好的禁止硬碟的传输速度才能达到66MB/s、100MB/s和最高的133MB/s。但是在PATA-133之后，并行传输速度已经到了极限，而且PATA的三大缺点暴露无遗：信号线长度无法延长、信号同步性难以保持、5V信号线耗电较大。那为什幺SCSI-320接口的数据线能达到320MB/s的高速、而且线缆可以很长呢？你有没有注意到SCSI的高速数据线是“花线”？这可不是为了好看，那“花”的部分实际上就是一组组的差分信号线两两扭合而成，这成本可不是普通电脑系统愿意承担的。

c.其他的汇流排

计算机中其他的汇流排还有：通用串列汇流排USB（Universal Serial Bus）、IEEE1394、PCI等等。

技术指标

1、汇流排的频宽（汇流排数据传输速率）

汇流排的频宽指的是单位时间内汇流排上传送的数据量，即每秒钟传送MB的最大稳态数据传输率。与汇流排密切相关的两个因素是汇流排的位宽和汇流排的工作频率，它们之间的关係：

汇流排的频宽=汇流排的工作频率*汇流排的位宽/8

或者汇流排的频宽=（汇流排的位宽/8 ）/汇流排周期

2、汇流排的位宽

汇流排的位宽指的是汇流排能同时传送的二进制数据的位数，或数据汇流排的位数，即32位、64位等汇流排宽度的概念。汇流排的位宽越宽，每秒钟数据传输率越大，汇流排的频宽越宽。

3、汇流排的工作频率

汇流排的工作时钟频率以MHZ为单位，工作频率越高，汇流排工作速度越快，汇流排频宽越宽。

合理搭配

主机板北桥晶片负责联繫记忆体、显示卡等数据吞吐量最大的部件，并和南桥晶片连线。CPU就是通过前端汇流排（FSB）连线到北桥晶片，进而通过北桥晶片和记忆体、显示卡交换数据。前端汇流排是CPU和外界交换数据的最主要通道，因此前端汇流排的数据传输能力对计算机整体性能作用很大，如果没足够快的前端汇流排，再强的CPU也不能明显提高计算机整体速度。数据传输最大频宽取决于所有同时传输的数据的宽度和传输频率，即数据频宽=（汇流排频率×数据位宽）÷8。目前PC机上所能达到的前端汇流排频率有266MHz、333MHz、400MHz、533MHz、800MHz几种，前端汇流排频率越大，代表着CPU与北桥晶片之间的数据传输能力越大，更能充分发挥出CPU的功能。现在的CPU技术发展很快，运算速度提高很快，而足够大的前端汇流排可以保障有足够的数据供给给CPU，较低的前端汇流排将无法供给足够的数据给CPU，这样就限制了CPU性能得发挥，成为系统瓶颈。

汇流排操作

汇流排一个操作过程是完成两个模组之间传送信息，启动操作过程的是主模组，另外一个是从模组。某一时刻汇流排上只能有一个主模组占用汇流排。

汇流排的操作步骤：

主模组申请汇流排控制权，汇流排控制器进行裁决。

汇流排的操作步骤：

主模组得到汇流排控制权后定址从模组，从模组确认后进行数据传送。

数据传送的错误检查。

汇流排定时协定：定时协定可保证数据传输的双方操作同步，传输正确。定时协定有三种类型：

同步汇流排定时：汇流排上的所有模组共用同一时钟脉冲进行操作过程的控制。各模组的所有动作的产生均在时钟周期的开始，多数动作在一个时钟周期中完成。

异步汇流排定时：操作的发生由源或目的模组的特定信号来确定。汇流排上一个事件发生取决前一事件的发生，双方相互提供联络信号。

汇流排定时协定

半同步汇流排定时：汇流排上各操作的时间间隔可以不同，但必须是时钟周期的整数倍，信号的出现,採样与结束仍以公共时钟为基準。ISA汇流排採用此定时方法。

数据传输类型：分单周期方式和突发(burst)方式。

单周期方式：一个汇流排周期只传送一个数据。

突发方式：取得主线控制权后进行多个数据的传输。定址时给出目的地首地址，访问第一个数据，数据2、3到数据n的地址在首地址基础上按一定规则自动定址（如自动加1）。

汇流排标準

为什幺要制定汇流排标準?

便于机器的扩充和新设备的添加，有了汇流排标準，不同厂商可以按照同样的标準和规範生产各种不同功能的晶片、模组和整机，用户可以根据功能需求去选择不同厂家生产的、基于同种汇流排标準的模组和设备，甚至可以按照标準，自行设计功能特殊的专用模组和设备，以组成自己所需的套用系统。这样可使晶片级、模组级、设备级等各级别的产品都具有兼容性和互换性，以使整个计算机系统的可维护性和可扩充性得到充分保证。

汇流排标準的技术规範？

机械结构规範：模组尺寸、汇流排插头、汇流排接外挂程式以及安装尺寸均有统一规定。
功能规範：汇流排每条信号线（引脚的名称）、功能以及工作过程要有统一规定。
电气规範：汇流排每条信号线的有效电平、动态转换时间、负载能力等。

哪种汇流排是标準的？

主机板上的处理器-主存汇流排经常是特定的专用汇流排，而用于连线各种I/O模组的I/O汇流排和底板式汇流排则通常可在不同计算机中互用。实际上，底板式汇流排和I/O汇流排通常是标準汇流排，可被许多由不同公司製造的不同计算机使用。

汇流排标準-ISA

ISA（IndustrialStandardArchitecture）汇流排是IBM公司1984年为推出PC/AT机而建立的系统汇流排标準。所以也叫AT汇流排。

主要特点:

(1)支持64KI/O地址空间、16M主存地址空间的定址，支持15级硬中断、7级DMA通道。

(2)是一种简单的多主控汇流排。除了CPU外，DMA控制器、DRAM刷新控制器和带处理器的智慧型接口控制卡都可成为汇流排主控设备。

(3)支持8种汇流排事务类型：存储器读、存储器写、I/O读、I/O写、中断回响、DMA回响、存储器刷新、汇流排仲裁。

它的时钟频率为8MHz，共有98根信号线。数据线和地址线分离，数据线宽度为16位，可以进行8位或16位数据的传送，所以最大数据传输率为16MB/s。

汇流排标準-EISA

EISA(ExtendedIndustrialStanderdArchitecture)汇流排是一种在ISA汇流排基础上扩充的开放汇流排标準。支持多汇流排主控和突发传输方式。

时钟频率为8.33MHz。共有198根信号线，在原ISA汇流排的98根线的基础上扩充了100根线，与原ISA汇流排完全兼容。具有分立的数据线和地址线。数据线宽度为32位，具有8位、16位、32位数据传输能力，所以最大数据传输率为33MB/s。地址线的宽度为32位，所以定址能力达232。即：CPU或DMA控制器等这些主控设备能够对4G範围的主存地址空间进行访问。

汇流排标準-PCI

PCI（PeripheralComponentInterconnect）汇流排

是一种高性能的32位局部汇流排。它由Intel公司于1991年底提出，后来又联合IBM、DEC等100多家PC业界主要厂家，于1992年成立PCI集团，称为PCISIG，进行统筹和推广PCI标準的工作。

用于高速外设的I/O接口和主机相连。採用自身33MHz的汇流排频率，数据线宽度为32位，可扩充到64位，所以数据传输率可达132MB/s～264MB/s。

速度快、支持无限突发传输方式、支持并发工作（PCI桥提供数据缓冲,并使汇流排独立于CPU），可在主机板上和其他系统汇流排（如：ISA、EISA或MCA）相连线，系统中的高速设备挂接在PCI汇流排上，而低速设备仍然通过ISA、EISA等这些低速I/O汇流排支持。支持基于微处理器的配置，可用在单处理器系统中，也可用于多处理器系统。

优点与缺点

採用汇流排结构的主要优点

1、面向存储器的双汇流排结构信息传送效率较高，这是它的主要优点。但CPU与I/O接口都要访问存储器时，仍会产生冲突。

2、CPU与高速的局部存储器和局部I/O接口通过高传输速率的局部汇流排连线，速度较慢的全局存储器和全局I/O接口与较慢的全局汇流排连线，从而兼顾了高速设备和慢速设备，使它们之间不互相牵扯。

3、简化了硬体的设计。便于採用模组化结构设计方法，面向汇流排的微型计算机设计只要按照这些规定製作cpu外挂程式、存储器外挂程式以及I/O外挂程式等，将它们连入汇流排就可工作，而不必考虑汇流排的详细操作。

4、简化了系统结构。整个系统结构清晰。连线少，底板连线可以印製化。

5、系统扩充性好。一是规模扩充，规模扩充仅仅需要多插一些同类型的外挂程式。二是功能扩充，功能扩充仅仅需要按照汇流排标準设计新外挂程式，外挂程式插入机器的位置往往没有严格的限制。

6、系统更新性能好。因为cpu、存储器、I/O接口等都是按汇流排规约挂到汇流排上的，因而只要汇流排设计恰当，可以随时随着处理器的晶片以及其他有关晶片的进展设计新的外挂程式，新的外挂程式插到底板上对系统进行更新，其他外挂程式和底板连线一般不需要改。

7、便于故障诊断和维修。用主机板测试卡可以很方便找到出现故障的部位，以及汇流排类型。

採用汇流排结构的缺点

由于在CPU与主存储器之间、CPU与I/O设备之间分别设定了汇流排，从而提高了微机系统信息传送的速率和效率。但是由于外部设备与主存储器之间没有直接的通路，它们之间的信息交换必须通过CPU才能进行中转，从而降低了CPU的工作效率（或增加了CPU的占用率。一般来说，外设工作时要求CPU干预越少越好。CPU干预越少，这个设备的CPU占用率就越低，说明设备的智慧型化程度越高），这是面向CPU的双汇流排结构的主要缺点。同时还包括：

1、利用汇流排传送具有分时性。当有多个主设备同时申请汇流排的使用是必须进行汇流排的仲裁。

2、汇流排的频宽有限，如果连线到汇流排上的某个硬体设备没有资源调控机制容易造成信息的延时（这在某些即时性强的地方是致命的）。

3、连到汇流排上的设备必须有信息的筛选机制，要判断该信息是否是传给自己的。

汇流排的发展史

ISA汇流排

（Industry Standard Architecture）

最早的PC汇流排是IBM公司1981年在PC/XT电脑採用的系统汇流排，它基于8bit的8088 处理器，被称为PC汇流排或者PC/XT汇流排。

1984年，IBM 推出基于16-bit Intel 80286处理器的PC/AT 电脑，系统汇流排也相应地扩展为16bit，并被称呼为PC/AT 汇流排。而为了开发与IBM PC 兼容的外围设备，行业内便逐渐确立了以IBM PC 汇流排规範为基础的ISA（工业标準架构：Industry Standard Architecture ）汇流排。

PCI汇流排

（Peripheral Component Interconnect）

由于ISA/EISA汇流排速度缓慢，一度出现CPU 的速度甚至还高过汇流排的速度，造成硬碟、显示卡还有其它的外围设备只能通过慢速并且狭窄的瓶颈来传送和接受数据，使得整机的性能受到严重的影响。为了解决这个问题，1992年Intel 在发布486处理器的时候，也同时提出了32-bit 的PCI（周边组件互连）汇流排。

3、AGP 汇流排

（Accelerated Graphics Port）

PCI 汇流排是独立于CPU 的系统汇流排，可将显示卡、音效卡、网卡、硬碟控制器等高速的外围设备直接挂在CPU 汇流排上，打破了瓶颈，使得CPU 的性能得到充分的发挥。可惜的是，由于PCI 汇流排只有133MB/s 的频宽，对付音效卡、网卡、视频卡等绝大多数输入/输出设备也许显得绰绰有余，但对于胃口越来越大的3D 显示卡却力不从心，并成为了制约显示子系统和整机性能的瓶颈。因此，PCI 汇流排的补充——AGP 汇流排就应运而生了。

4、PCI-Express

在经历了长达10年的修修补补，PCI 汇流排已经无法满足电脑性能提升的要求，必须由频宽更大、适应性更广、发展潜力更深的新一代汇流排取而代之，这就是PCI-Express 汇流排。

相对于PCI汇流排来讲，PCI-Express汇流排能够提供极高的频宽，来满足系统的需求。PCI Express汇流排2.0标準的频宽如下表所示：

经历着这幺三代半（AGP汇流排只是一种增强型的PCI汇流排）的发展，PC的外部汇流排终于发展到我们现在看到的PCI-E 2.0，提供了比以往汇流排大得多的频宽。至于今后汇流排发展的方向，相信会随着人们对频宽需要的不断增加，而很快来出现。

专业术语

1.	intermediate distribution bus 中间分布汇流排
2.	VESA local bus (VL-bus) VESA 局域汇流排
3.	analysis, bus bounce 汇流排跳动分析
4.	analog summing bus 模拟加法汇流排
5.	architecture, micro-channel bus (MCA) 微通道汇流排（体系）结构
6.	arbitration bus 判优汇流排
7.	arbiter, bus 汇流排判优器
8.	backplane bus 基架汇流排
9.	back-off, bus 汇流排退出
10.	base bus 基底汇流排
11.	bus-timing emulation 汇流排时序仿真
12.	bus-intensive 汇流排密集
13.	bus-control unit 汇流排控制单元
14.	bus, utility 公用程式汇流排
15.	bus, summing 加法汇流排
16.	bus, realtime system integration (RTSIBus) 即时系统综合汇流排
17.	bus, peripheral interface 外设接口汇流排
18.	bus, multisystem extension interface (MXIbus) 多系统延伸接口汇流排
19.	bus, multidrop parallel 分支平行汇流排
20.	bus, micro-channel 微通道汇流排

实用文章网

汇流排

汇流排